電子零件缺貨有一類的成因是產能被高毛利產品搶走,整體產能仍然充足。一條 DRAM 產線如果被分配去做 HBM（高頻寬記憶體）,就不能同時做 DDR5;一條 MLCC 產線如果優先生產 AI 伺服器級的高容值品,低階消費型就要排隊。這種「共用產能基礎上的高階擠壓低階」就是產能排擠（capacity crowding-out）。

產能排擠跟整體產能不足的判讀方式不同。整體不足靠擴建新產能解決（見產能擴建週期）;排擠靠的是產能「重新分配」——當低階品的價格漲到讓廠商覺得把產能撥回來有利可圖時,排擠就會自我修正。理解這個機制,才能判斷一次缺貨是要等新產能到位（年計）,還是等價格訊號觸發產能回流（季計）。

排擠發生的必要條件

產能排擠要三個條件同時成立:

共用產能基礎。 高階與低階產品共用同一組製造設備或產線。DRAM 和 HBM 共用晶圓廠的前段製程（光刻、蝕刻、沉積）——同一片晶圓可以做 DDR5 也可以做 HBM 的 die,差別在後段的 TSV 堆疊與封裝。MLCC 的高容值品和低容值品共用漿料塗佈和燒結設備。晶圓代工比較特殊——先進製程（3nm）和成熟製程（28nm）的設備不相容（EUV vs DUV）,直接排擠有限,但資本和廠房空間是共用的,間接排擠仍然發生。

毛利差距顯著。 廠商面對有限產能時,理性選擇是把產能分配給毛利更高的產品。HBM 的每片晶圓營收在 2024-2025 年是一般 DRAM 的 3-5 倍。AI 伺服器級 MLCC 的單價比消費型高 30-50%,且供不應求時可進一步漲價。這個毛利差距是排擠的經濟驅動力。

產能擴建週期長。 如果新產能幾個月就能蓋好,高階搶產能只會造成短暫失衡。但 DRAM 新廠要 3-5 年、MLCC 新廠要 1-2 年,擴建週期讓排擠的持續時間拉長——在新產能到位之前,高階與低階的產能競爭是零和的。

傳導路徑:從高階需求到低階漲價

排擠的傳導有一條標準路徑:高階產品需求上升 → 廠商把共用產能重新分配給高階 → 低階品的有效供給收縮 → 低階品漲價 → 終端產品成本上升。

2024-2026 年的 DRAM/HBM 是這條路徑的完整實證。

HBM 佔三大記憶體廠的 DRAM 晶圓投入量,從 2025 年底的約 18% 升到 2026 年的約 22%,預估 2027 年達 30%（TrendForce 2026 年 6 月）。但 HBM 佔 DRAM bit 供給只有約 9%——晶圓投入佔比 22% 對應 bit 供給佔比 9% 的落差,就是排擠效應的數學本質。落差來自兩個因素:每 GB HBM 消耗約 3-4 倍 DDR5 的晶圓面積（Micron 公開數據;HBM die 面積約為 DDR5 die 的兩倍,且 HBM3E 要堆疊 12 層各自獨立的 die）,加上 TSV 堆疊的額外良率損耗。

結果是一般 DRAM（DDR4/DDR5）的有效供給被壓縮。2026 年 Q1 DRAM 合約價季增 90-95%,創歷史最大單季漲幅。DDR5 32GB 套件從 2024 年的 $50-65 漲到 2026 年的 $420-510。IDC 預估 2026 年 PC 出貨下滑 11.3%、智慧型手機出貨下滑 12-14%,部分 OEM 開始銷售不附 RAM 的桌機。

MLCC 有類似的排擠。AI 伺服器級的高容值 MLCC（47-100uF）佔用越來越多產能,交期從正常 8 週延至 20-40 週,價格上漲 15-35%。到 2028 年,高階 MLCC 預計佔去 65% 以上的產能資源,連帶讓低階品出現 15-20% 的供需缺口。

晶圓代工的排擠路徑是資本與廠房空間的間接排擠,跟 DRAM/MLCC 的同產線直接替代不同。TSMC 把 capex 集中在先進製程和 CoWoS 封裝,成熟製程幾乎沒有新建產能。Fab 15A（主要 28nm 廠）的月產能從約 20 萬片降到約 15 萬片,部分產能轉為生產 AI 晶片封裝用的矽中介層。2026 年甚至出現成熟製程內部的排擠——AI 伺服器的電源管理晶片（PMIC）需求激增,把 55nm 高壓製程的產能從面板驅動 IC（DDIC）搶走。

排擠的結束條件

排擠什麼時候結束,看三個條件哪一個先到:

新產能上線。 當新的晶圓廠或產線開始貢獻有意義的產出,高階與低階的產能競爭從零和變成正和。記憶體的新建產能（Samsung 平澤 P5/Micron 愛達荷 ID1/SK Hynix 龍仁）預計 2027-2028 年放量。MLCC 的擴產較快,村田的新產能第一期預計 2027 Q4 投產。

高階需求飽和。 如果 AI 投資放緩、HBM 需求不再以 30%+ CAGR 成長,高階產品不再需要持續搶佔更多產能,低階品的供給壓力自然減輕。目前沒有這個跡象——Goldman Sachs 預期 AI 驅動的記憶體循環可延續至 2030 年。

低階品漲價觸發產能回流。 這是排擠最重要的自修正機制。當低階品的價格漲到讓每片晶圓的營收接近或超過高階品時,廠商會重新評估產能分配。2026 年 Q1,DDR5 64GB RDIMM 的每片晶圓營收和利潤率超越了 HBM3E——因為 DDR5 合約價暴漲 90-95%,而 HBM 的價格被年度合約鎖住無法同步調漲。SK Hynix 隨即放慢 HBM4 的轉產速度,把部分原定轉換為 HBM4 的 HBM3E 產線回撥給 DDR5 生產。SK 集團會長崔泰源指出 HBM 毛利率約 60%,一般記憶體已達約 80%。

這個自修正訊號是判讀排擠持續時間最有操作價值的觀察點:當低階品的每單位產能利潤接近高階品時,產能回流會開始發生。它比等新產能到位快得多（季 vs 年）,但回流的規模受限於廠商的策略考量——即使短期利潤反轉,廠商可能仍然選擇維持 HBM 產能以保住 AI 客戶的長期合約關係。

反向排擠:量大低價搶走量小高價

排擠也可以反方向發生。2020-2021 年的車用晶片荒就是一個例子:COVID 爆發後車廠主動取消晶片訂單,代工廠把空出的產能轉給遠端工作需求暴增的消費電子（量大且毛利較高）。車市意外快速復甦時,產能已被消費電子佔滿,車用晶片排不進去。結果全球汽車減產超過 950 萬輛,產業損失估計 1,100 億美元。

車用晶片的議價力弱有結構原因:車用晶片佔 TSMC 營收僅 3%（2020 年）,單價低且認證週期長。消費電子量大且毛利較高,代工廠理性選擇優先服務大客戶。這個案例說明排擠的方向不固定——在產能競爭中落敗的,是議價力最弱的那一端,不一定是低階品。

量化指標:怎麼觀察排擠的程度

追蹤排擠效應有幾個可觀察的指標:

產能利用率（utilization rate）。 半導體廠商在季度法說會上偶爾揭露整體或大類別的利用率。TSMC 先進製程 2025 年 Q4 起超過 100%（滿載加急）,成熟製程低於 80%。TrendForce 季度報告追蹤前十大代工廠的平均利用率。

晶圓投入量（wafer starts）。 SEMI 的 World Fab Forecast 追蹤全球 1,600+ 座廠的產能趨勢。2025 年全球半導體產能約每月 3,360 萬片（200mm 當量）,DRAM 約每月 450 萬片。晶圓投入量的品類分配（多少給 HBM vs DDR5）是排擠的直接量化。

有效產能 vs 名目產能。 名目產能是理想條件下的最大產出,有效產能考慮良率、產品組合、設備停機後的實際可用產出。HBM 的 die 面積是 DDR5 的兩倍,同一片晶圓切出的 die 數更少——當產品組合從 DDR5 轉向 HBM 時,名目產能不變但有效 bit 產出下降。產業沒有標準化的有效產能公開指標,廠商內部有精確計算但不對外公布。

跟其他文章的關係

本篇處理產能排擠的通用機制。排擠發生的前提是產能擴建跟不上需求變化,這個供給端約束見產能擴建週期。排擠的價格效應怎麼透過合約結構傳導到終端,見供應合約與價格傳導。記憶體市場是當前排擠最劇烈的實證,完整分析見記憶體缺貨分析。被動元件產業結構的 AI 需求段描述了 MLCC 領域的排擠。採購端的配給機制處理的是排擠發生後、買方面對短缺時的應對——兩者是同一個現象的供給端（排擠）與需求端（配給）。排擠的需求端推動力——hyperscaler 的 AI capex 規模與獲利品質——見AI 時代獲利品質判讀。